
UNIVERSITI SAINS MALAYSIA

Peperiksaan Semester Kedua
Sidang Akademik 2004/2005

Mac 2005

EEE 130 – ELEKTRONIK DIGIT I

Masa : 3 jam

ARAHAN KEPADA CALON:

Sila pastikan bahawa kertas peperiksaan ini mengandungi **DUA BELAS (12)** muka surat bercetak dan **ENAM (6)** soalan sebelum anda memulakan peperiksaan ini.

Jawab **LIMA (5)** soalan.

Agihan markah bagi soalan diberikan disudut sebelah kanan soalan berkenaan.


Jawab semua soalan di dalam Bahasa Malaysia.

...2/-

1. (a) Terangkan satu kegunaan selak S-R.
Explain the application of S-R latch. (20%)
- (b) Bina flip-flop D daripada flip-flop S-R.
Construct D flip-flop from S-R flip-flop. (20%)
- (c) Bina jadual peralihan, jadual keadaan, jadual alir dan rajah alir bagi rangkaian jujukan tak bergerak seperti yang ditunjukkan dalam Rajah 1.

For the asynchronous sequential network show in Figure 1 construct the transition table, state table, flow table and flow diagram.

(60%)



...3/-

2. Anda ditugaskan merekabentuk SATU litar logik yang boleh digunakan untuk menjalankan DUA operasi, iaitu menambah dan menolak dua nombor binari 4-bit. Litar ini mestilah mempunyai pengawal yang dapat mengawal operasi yang harus dijalankan, sama ada operasi tambah atau tolak.

You are assigned the task of designing ONE logic circuit that can be used for 2 tasks--adding and subtracting two 4-bit binary numbers. The circuit has to have a controller which controls the operation to be executed; either adding or subtracting.

- (a) Sediakan jadual kebenaran bagi pengawal berkenaan.

Prepare a truth table for the controller.

(10%)

- (b) Lakarkan rekabentuk litar logik keseluruhan dengan menggunakan gambarajah blok bagi mewakili penambah/penolak binari. Labelkan dengan lengkap.

Draw the entire logic circuit, using block diagrams to represent the binary adder/subtractor. Label completely.

(65%)

- (c) Lakarkan litar logik bagi jenis penambah/penolak yang digunakan dalam (b).

Draw the logic circuit for the adder/subtractor used in (b).

(25%)

...4/-

3. (a) Satu 4-to-2-line *Decimal-to-BCD priority encoder* melibatkan digit decimal 0 hingga 3. Sediakan jadual kebenaran bagi *priority encoder* ini dengan menggunakan simbol tak hirau ('X') pada keadaan input dan/atau output yang sepatutnya. Kemudian, tuliskan semua persamaan Boolean termudah bagi *encoder* tersebut.


A 4-to-2-line decimal-to BCD priority encoder involves decimal digits 0 to 3. Prepare a truth table for the priority encoder, using don't care symbols ('X') for appropriate input and/or output conditions. Then, write all the simplified Boolean expressions of the encoder.

(20%)

- (b) Prob logik dalam Rajah 2 adalah sentiasa OFF (0) samada pada kedudukan suis di atas atau di bawah. Kenal pasti get atau get-get yang bermasalah atau adakah ianya tidak bermasalah langsung? Jelaskan jawapan anda.

The logic probe in Figure 2 is always OFF (0) whether the switch is in the up or down position. Identify the problematic gate or gates, or is there no problem at all? Explain your answer.

(5%)




...5/-

- (c) Diberi bahawa IC 74148 *encoder* mempunyai sambungan seperti di dalam Rajah 3. Kesemua input $\overline{I_0}$ hingga $\overline{I_5}$ adalah pada HIGH, dan gelombang input pada $\overline{I_6}$, $\overline{I_7}$ dan \overline{EI} adalah seperti di dalam Rajah 4. Rajah 5 menunjukkan jadual fungsi bagi IC 74148. Lakarkan (dengan kemas dan jelas) gelombang output yang betul bagi $\overline{A_0}$, $\overline{A_1}$, $\overline{A_2}$, \overline{EO} dan \overline{GS} .


Given that the 74148 IC has a connection as shown in Figure 3. All inputs $\overline{I_0}$ to $\overline{I_5}$ are tied to HIGH and the input waveforms to $\overline{I_6}$, $\overline{I_7}$ and \overline{EI} are as shown in Figure 4. Figure 5 shows the functional table for the IC. Draw (neatly and clearly) the correct output waveforms for $\overline{A_0}$, $\overline{A_1}$, $\overline{A_2}$, \overline{EO} and \overline{GS} .

(75%)



Rajah 3
Figure 3

...6/-



Rajah 4
Figure 4

Inputs									Outputs				
\overline{EI}	$\overline{I_0}$	$\overline{I_1}$	$\overline{I_2}$	$\overline{I_3}$	$\overline{I_4}$	$\overline{I_5}$	$\overline{I_6}$	$\overline{I_7}$	\overline{GS}	$\overline{A_0}$	$\overline{A_1}$	$\overline{A_2}$	\overline{EO}
H	X	X	X	X	X	X	X	X	H	H	H	H	H
L	X	H	H	X	H	H	X	H	H	H	L	L	L
L	X	X	X	X	X	X	X	L	L	L	L	L	L
L	X	X	X	X	X	X	L	H	L	L	L	L	L
L	X	X	X	X	X	L	H	H	L	L	L	L	L
L	X	X	X	X	L	H	H	H	L	L	L	L	L
L	X	X	X	L	H	H	H	H	L	L	L	L	L
L	X	X	L	H	H	H	H	H	L	L	L	L	L
L	X	L	H	H	H	H	H	H	L	L	L	L	L
L	L	H	H	H	H	H	H	H	L	L	L	L	L

H = HIGH voltage level
L = LOW voltage level
X = Don't care


Rajah 5
Figure 5

4. (a) Dapatkan keadaan bagi daftar anjak dua arah pinggir positif bagi gelombang masukan untuk RIGHT/ \overline{LEFT} seperti yang ditunjukkan dalam Rajah 6. Andaikan $Q_0 = 1$, $Q_1 = 0$, $Q_2 = 1$ dan $Q_3 = 1$. Masukan pada Serial Data In adalah logik 0.

Determine the state of the bidirectional shift register for the given RIGHT/ LEFT control input waveform as shown in Figure 6. Assume that $Q_0 = 1$, $Q_1 = 0$, $Q_2 = 1$ and $Q_3 = 1$. The Serial Data In line is low.

(20%)

...7/-




Rajah 6
Figure 6

- (b) Bagi selak berget S-R, dapatkan keluaran pada Q dan \bar{Q} bagi masukan seperti yang ditunjukkan dalam Rajah 7. Andaikan Q bermula dengan logik 0.

For a gated S-R latch, determine the Q and \bar{Q} outputs for the inputs as shown in Figure 7. Assume that Q starts low.

(20%)

...8/-



Rajah 7
Figure 7

- (c) Rekabentuk satu penghitung binari bergerak 4 bit dengan menggunakan J – K flip-flop.

Design a 4 bit synchronous binary counter using J – K flip-flop.

(60%)

5. (a) Terangkan istilah berikut:
Explain the following statements:


(i) Masa lengah perambatan
Propagation delay time

(ii) Setup time
Setup time

...9/-

- (iii) Hold time
Hold time
- (iv) Kehilangan kuasa
Power dissipation (20%)
- (b) Nyatakan dua kegunaan flip-flop.
List two applications of flip-flop. (10%)
- (c) Terangkan kelebihan J-K flip-flop berbanding S-R flip-flop.
Explain the advantages of J-K flip-flop compared to S-R flip-flop. (10%)
- (d) Untuk rangkaian jujukan segera seperti yang ditunjukkan dalam Rajah 7, bina jadual rangsangan, jadual peralihan, jadual keadaan dan rajah keadaan.
For the synchronous sequential network in Figure 7, construct the excitation table, transition table, state table and state diagram. (60%)

... 10/-



Rajah 8
Figure 8

6. Sebuah bilik yang digunakan untuk menyimpan barangan bernilai mempunyai 2 tingkap dan 1 pintu masuk. Kesemua tingkap dan pintu dilengkapi dengan alat penggera (menggunakan suis magnet) yang sentiasa dihidupkan (jika tiada orang di dalam bilik tersebut) bagi mengelakkan berlakunya kecurian. Sekiranya mana-mana tingkap atau pintu dibuka, suis magnet akan hidup. Pada ketika ini, kombinasi kod rahsia 2 digit desimal (yang betul) mestilah dimasukkan pada pad kekunci dalam masa 10 saat bagi mematikan penggera. Kod rahsia ini adalah berdasarkan sistem BCD dan kombinasinya disimpan di dalam ingatan sistem penggera. Alat penggera akan diaktifkan jika salah satu daripada keadaan di bawah berlaku:

...11/-

A room with 2 windows and a door is used to store valuable items. All the windows and door are installed with magnetic switch sensors which are always on (when no one is in the room). If any of the windows or door is opened, the magnetic switch will be turned on. When this happens, the correct 2-decimal-digit secret combination code has to be entered within 10 minutes to deactivate the alarm system. The secret code, based on the BCD system is stored in the system's memory. The alarm will be activated if one of the following conditions happens:

- *Jika tiada kod rahsia dimasukkan dalam masa 10 saat selepas mana-mana pintu atau tingkap dibuka*

If no secret combination code is entered within 10 minutes after any windows or door is opened

- *Jika kod rahsia yang dimasukkan dalam masa 10 saat selepas mana-mana pintu atau tingkap dibuka adalah salah*

If the correct secret code is not entered within 10 minutes after any windows or door is opened

- (a) *Jika anda perlu menyediakan jadual kebenaran bagi keseluruhan sistem penggera ini, apakah pembolehubah-pembolehubah input yang terlibat? Senaraikan satu persatu dengan penerangan ringkas.*

If you are asked to prepare a truth table for the entire alarm system, what are the input variables that are involved? List and briefly explain each of them.

(15%)

...12/-

- (b) Lakarkan rekabentuk litar logik yang lengkap bagi keseluruhan sistem penggera berkenaan, dengan menggunakan gambarajah blok bagi mewakili pemasa, ingatan sistem dan pemeriksa kod rahsia.

Draw a complete logic circuit for the alarm system, using block diagrams to represent the timer, memory and secret code checker.

(40%)

- (c) Lakarkan dengan betul rekabentuk litar logik yang digunakan untuk memeriksa ketepatan kod rahsia yang dimasukkan dengan kod rahsia yang disimpan di dalam ingatan sistem penggera.

Draw the correct logic circuit used to check the validity of the secret code entered with the one stored in the system's memory.

(25%)

- (d) Andaikan bahawa pemasa bagi sistem ini dijalankan oleh sebuah *decoder*. Lakarkan dengan betul litar logik *decoder* yang terlibat, dengan mengambil kira rekabentuk keseluruhan sistem yang telah dilakarkan dalam (b).

Suppose that the timer works using a decoder. Draw the correct logic circuit for the decoder, taking into account the entire system's design drawn in (b).

(20%)

ooo0ooo